

Pomante Luigi

Curriculum Vitae (aggiornato al 22/02/2014)

INFORMAZIONI GENERALI

Nome e Cognome: Luigi Pomante
Data di nascita: 01/10/1972
Luogo di nascita: Giulianova (TE)
Nazionalità: italiana
Contatti: luigi@pomante.net, www.pomante.net

ATTIVITÀ PRINCIPALI

da Novembre 2008

Ricercatore a Tempo Determinato (ING-INF/05)

- *Università degli Studi dell'Aquila*
 - o *Centro di Eccellenza per la Ricerca DEWS*
 - *Architecture and Design of Embedded controllers, Wireless interconnect and System-on-chip*
 - o *Dipartimento di Ingegneria e Scienze dell'informazione e Matematica (DISIM)*

da Maggio 2008 a Ottobre 2008

Assegno di ricerca

- *Centro di Eccellenza per la Ricerca DEWS*

dal 1999

Consulente per ricerca, sviluppo e innovazione

- Gennaio 2006-Aprile 2008: *Università degli Studi dell'Aquila*
 - o *Centro di Eccellenza per la Ricerca DEWS*
- Luglio-Dicembre 2005: *Università degli Studi dell'Aquila*
 - o *Dipartimento di Ingegneria Elettrica e dell'Informazione*
- Luglio 1999-Giugno 2005: *Centro di Eccellenza per Ricerca e Formazione CEFRIEL*
 - o *Digital Technologies and Operating Systems Unit - Politecnico di Milano*

Docente

- *Politecnico di Milano, Università degli Studi dell'Aquila, CEFRIEL, Formazione Industriale*

Relatore, co-relatore e tutor per tesi di Master, di Laurea e di Dottorato

- *Politecnico di Milano, CEFRIEL, Università degli Studi dell'Aquila*

2002 (A.A. 2000/2001)

Dottorato di Ricerca in Ingegneria Informatica e Automatica

- *Politecnico di Milano - Dipartimento di Elettronica e Informazione*

1999 (A.A. 1998/1999)

Master in Information Technology

- *CEFRIEL (Area Electronic Design Automation, EDA)*
DAL 2002 MASTER DI II° LIVELLO DEL POLITECNICO DI MILANO

1998

Esame di Stato per l'abilitazione all'esercizio della professione di Ingegnere

- *Politecnico di Milano*

Assolvimento obblighi di leva (servizio civile)

1998 (A.A. 1996/1997)

Laurea in Ingegneria Informatica e Automatica

- *Politecnico di Milano - Dipartimento di Elettronica e Informazione*

2002 (A.A. 2000/2001)

Dottorato di Ricerca in Ingegneria Informatica e Automatica

- Politecnico di Milano (Dipartimento di Elettronica e Informazione, DEI)

Tesi: “*System-Level Co-Design of Heterogeneous Multiprocessor Embedded Systems*”

Il lavoro di tesi [TH.3] si colloca nell'ambito dello sviluppo di modelli, metodologie e strumenti per la progettazione concorrente di sistemi dedicati eterogenei, con eventuali vincoli di tempo reale, implementati basandosi su architetture multiprocessore eterogenee.

In questo scenario lo sforzo nella ricerca è stato focalizzato nelle seguenti direzioni.

- Analisi e definizione di rappresentazioni di progetto adatte a catturare la descrizione a livello di sistema e ad essere rifinite, o trasformate, durante il flusso di progetto.
- Sviluppo di modelli, metodologie e strumenti per l'analisi delle specifiche e la stima, a livello di sistema, delle prestazioni.
- Sviluppo di metodologie e strumenti per l'analisi delle diverse alternative di partizionamento.
- Sviluppo di metodologie e strumenti di co-simulazione per l'analisi, a livello di sistema, di correttezza e prestazioni.

Lo studio di tali problematiche ha consentito di mettere a punto strumenti di supporto (implementati in C e C++) orientati ai livelli più alti del flusso di progetto.

1999 (A.A. 1998/1999)

Master in Information Technology

(100/100 L)

(dal 2002 Master di I^o Livello del Politecnico di Milano)

- CEFRIEL (Area Electronic Design Automation, EDA)

Tesi: “*Co-Simulazione HW/SW a livello di sistema*”

Il lavoro svolto [TH.2] consiste in un'attività di manutenzione adattativa e perfetta di un simulatore di sistemi dedicati descritti con un linguaggio di specifica a livello di sistema. Il prodotto in questione (implementato in C++) permette di effettuare simulazioni di sistemi digitali descritti utilizzando il linguaggio OCCAM. Tale linguaggio permette la descrizione comportamentale di sistemi digitali complessi e la specifica degli eventuali vincoli ai quali questi devono sottostare. La simulazione a livello di sistema risulta vantaggiosa per verificare la correttezza funzionale del sistema e per esplorare lo spazio delle soluzioni relativamente al problema del partizionamento hardware/software.

1998 (A.A. 1996/1997)

Laurea in Ingegneria Informatica e Automatica

(83/100)

Indirizzo/Orientamento: Applicazioni e Sistemi Informatici/Sistemi di Elaborazione

- Politecnico di Milano (Dipartimento di Elettronica e Informazione, DEI)

Tesi: “*La qualità dei dispositivi con proprietà di autodiagnosi: una metodologia di valutazione innovativa*”

La tesi svolta [TH.1] propone una cifra di merito per la valutazione della qualità di dispositivi combinatori *Totally Self-Checking* (e il relativo strumento che ne permette il calcolo, implementato in C). La funzione proposta considera fattori che permettono di poter effettuare un confronto tra diverse strategie di implementazione. Inoltre, sulla base delle valutazioni fornite dalla funzione stessa, la tesi propone una metodologia di modifica che consente di intervenire su dispositivi *Totally Self-Checking* migliorandone la qualità.

1991 (A.A. 1990/1991)

Diploma di Maturità Tecnica in Informatica Industriale

(58/60)

- I.T.I.S. “G. e M. Montani” di Fermo (AP)

PRESSO UNIVERSITÀ

da A.A. 2012-2013

Sistemi Embedded – Titolare

CDL in Ing. Telecomunicazioni, Università degli Studi dell'Aquila

da A.A. 2008-2009 a A.A. 2011-2012

Sistemi Embedded – Co-Titolare

CDL in Ing. Telecomunicazioni, Università degli Studi dell'Aquila

A.A. 2007-2008

Sistemi Embedded, Networked Embedded Systems, Middleware

(Co-Titolare di tre moduli didattici)

Master in "Tecnologie, Applicazioni e Servizi in Reti Radio Eterogenee"

(Master di II° livello dell'Università degli Studi dell'Aquila)

da A.A. 2005-2006

Seminari didattici su *Wireless Sensor Networks* in vari CDL e Master

Università degli Studi dell'Aquila

da A.A. 2003-2004 a A.A. 2004-2005

Informatica B – Titolare

CDL in Ing. Elettrica, Politecnico di Milano

Informatica Industriale – Titolare

CDL in Ing. dell'Automazione, Politecnico di Milano

CDL in Ing. Informatica, Elettronica e delle Telecomunicazioni, Politecnico di Milano

A.A. 2000-2001

Architetture dei Calcolatori e Sistemi Operativi - Docente

Master in Convergenza e Società dell'Informazione, Politecnico di Milano (Poliedra)

Master in Convergenza e Società dell'Informazione (Modalità FAD), Politecnico di Milano (METID-Poliedra)

da A.A. 1999-2000 a A.A. 2003-2004

Informatica 1, 2, A, B e Fondamenti - Esercitatore

Politecnico di Milano

Sistemi Operativi 1 e 2 - Esercitatore

Politecnico di Milano

Calcolatori Elettronici – Esercitatore

Politecnico di Milano

Informatica Industriale - Esercitatore

Politecnico di Milano

A.A. 1998-1999

Fondamenti di Informatica - Tutor

Politecnico di Milano

PRESSO IL CEFRIEL

NELL'AMBITO DEL MASTER IN INFORMATION TECHNOLOGY (DAL 2002 MASTER DI II^o LIVELLO DEL POLITECNICO DI MILANO)

da 2003 a 2005

Progettazione VLSI: Introduzione al SystemC - *Docente*

da 2001 a 2003

Il sistema operativo UNIX - *Docente*

da 1999 a 2001

Architettura dei Calcolatori e Sistemi Operativi - *Docente*

CORSI DI FORMAZIONE FSE & BACHELOR IFTS

da 1999 a 2002

Architettura dei Calcolatori e Sistemi Operativi – *Docente*

Presso EMIT (Milano) e Fondazione Clerici (Abbiategrosso, MI)

FORMAZIONE INDUSTRIALE

2007

Operatore EDP - *Docente*

SDI S.r.l., Giulianova (TE)

2005

Introduzione ai Sistemi CAD e all'uso di AutoCAD - *Docente*

Sviluppo Italia Abruzzo (Modalità FAD), Mosciano S. Angelo (TE)

2004

Introduzione ai Sistemi Operativi e Linux - *Docente*

Asystel S.p.A. (Milano)

Siemens S.p.A (Milano)

2002-2003

Programmazione in C++ - *Docente*

Siemens S.p.A (Milano).

Ciaolab S.p.A. (Milano)

Introduzione

L'attività di ricerca svolta dal 1998 ad oggi ha affrontato principalmente tematiche nell'ambito dell'analisi e della progettazione concorrente a livello di sistema (HW/SW) di sistemi dedicati, e nell'ambito delle metodologie di analisi e sviluppo di tali sistemi con particolare riferimento alle implementazioni basate su architetture parallele (multiprocessore e multicore). Altri settori di ricerca affrontati riguardano l'analisi e la progettazione a livello di sistema dei sistemi digitali affidabili (autodiagnosi e tolleranza dei guasti), le metodologie per la stima e l'ottimizzazione della potenza dissipata dal software, la definizione di metodologie e strumenti per l'analisi e la definizione di architetture HW/SW dedicate all'esecuzione ottimizzata di DBMS e la definizione e lo sviluppo di piattaforme e *middleware* per reti di sensori *wireless*.

Sistemi multiprocessore per applicazioni real-time

L'attività di ricerca, svolta [RP.1] come primo tema minore di dottorato, si inserisce nell'ambito dei sistemi multiprocessore e si è proposta di fornire una analisi delle caratteristiche di sistemi dedicati basati su una architettura a più processori pensati per il supporto di applicazioni real-time. In particolare l'interesse è stato focalizzato sui seguenti aspetti.

- Analisi dei linguaggi di specifica per applicazioni real-time su sistemi embedded multiprocessore, ponendo particolare enfasi sulle caratteristiche delle primitive di comunicazione.
- Analisi delle architetture più utilizzate, ponendo particolare attenzione ai meccanismi di comunicazione e di gestione delle memorie.

Progettazione HW/SW concorrente di sistemi dedicati multiprocessore eterogenei

L'attività di ricerca, iniziata come attività di master e poi svolta principalmente come tema maggiore di dottorato, riguarda principalmente l'analisi e lo sviluppo di modelli, metodologie e strumenti (implementati principalmente in C++) volti alla specifica, validazione, analisi e sintesi di sistemi dedicati. Lo studio di tali problematiche e lo sviluppo di soluzioni atte a risolverne i principali aspetti hanno mirato alla messa a punto di strumenti di supporto alla progettazione, orientati ai livelli più alti del flusso di progetto. L'interesse è stato inizialmente rivolto a sistemi dedicati monoprocessore, focalizzandosi sulla co-simulazione HW/SW a livello di sistema, nell'ambito del progetto TOSCA [TH.2]. In seguito l'attività è proseguita con l'obiettivo di estendere il flusso di progetto preesistente ai sistemi dedicati multiprocessore eterogenei [TH.3] e prosegue tuttora con l'obiettivo di considerare architetture parallele multiprocessore e/o multicore. I principali risultati ottenuti sono relativi a tutti i passi del flusso: cattura delle specifiche [IC.12] [IC.18], analisi delle caratteristiche e stima delle prestazioni [IC.7], partizionamento HW/SW [IC.2] [IC.11] [JR.4] [IC.22] [IC.29] [IC.31] [IC.35] [IC.42] [IC.43] [IC.49] [IC.51] [IC.53] [JR.8] e co-simulazione HW/SW [IC.5] [JR.1]. Di recente l'attività si è concentrata nel contesto dei progetti PRESTO [EP.2] e CRAFTERS [EP.3].

Stima e ottimizzazione di potenza del software

L'attività di ricerca ha affrontato il problema dello sviluppo di metodologie, modelli e strumenti (implementati principalmente in C) per lo sviluppo e la valutazione delle caratteristiche del software per sistemi dedicati. In particolare, sono stati considerati gli aspetti relativi alla valutazione delle prestazioni in termini di tempo di esecuzione e di dissipazione di potenza. Queste analisi hanno portato allo sviluppo di modelli originali e di strumenti di stima automatici. La parte più consistente di tutta l'attività è stata lo studio del problema della stima della dissipazione di potenza del software. In tale ambito la ricerca ha portato allo sviluppo di una metodologia completa, basata su tre differenti modelli [IC.3] relativi ai diversi livelli di astrazione: codice sorgente, livello intermedio o pseudo-assembly e livello macchina. Tali modelli sono stati implementati e integrati all'interno dell'ambiente di co-design TOSCA. In seguito il lavoro si è concentrato a livello di sistema operativo [IC.20] [JR.5] con l'obiettivo di studiare e modificare alcuni componenti del S.O. in modo da ottimizzare la dissipazione di potenza delle applicazioni SW, dei dispositivi di I/O e del sistema operativo stesso.

Analisi della qualità di dispositivi con proprietà di autodiagnosi

L'attività di ricerca, iniziata nell'ambito della tesi di laurea [TH.1], ha proposto una cifra di merito innovativa per la valutazione della qualità di dispositivi combinatori *Totally Self-Checking*. La funzione proposta considera un insieme fattori che permette di poter effettuare un confronto tra diverse strategie di implementazione. In particolare la funzione si basa sulla valutazione della probabilità che le ipotesi di base delle metodologie progettazione *Totally Self-Checking* siano soddisfatte durante il normale funzionamento del dispositivo. Inoltre, sulla base delle valutazioni fornite dalla funzione stessa è stata proposta una metodologia di modifica che consente di intervenire su dispositivi *Totally Self-Checking* migliorandone la qualità [IC.1] [JR.3].

Rilevazione concorrente degli errori a livello di sistema

L'attività di ricerca, svolta inizialmente nell'ambito del secondo tema minore di dottorato [RP.2], ha affrontato il problema della rilevazione degli errori a livello di sistema in modo concorrente all'esecuzione delle funzionalità principali. Nel caso in cui si tratti di applicazioni critiche, come ad esempio i sistemi di controllo, la rilevazione dell'errore in modo concorrente è l'unica soluzione praticabile. Per questioni che riguardano sia la rapidità con cui un prodotto deve essere realizzato che la complessità dei dispositivi stessi, le metodologie di progetto si sono elevate al livello di sistema dove gli aspetti relativi all'affidabilità del sistema sono tipicamente trascurati e demandati ai livelli inferiori. Siccome l'inserimento e l'utilizzo di strategie di verifica concorrente impattano sia sulle prestazioni sia sulla realizzazione è stato obiettivo principale di questo lavoro proporre una soluzione a questo problema tenendo conto che anche l'affidabilità del sistema può essere un vincolo di progetto. I principali risultati ottenuti riguardano un insieme di metriche e metodologie [IC.6] [IC.8] tramite le quali è stato possibile delineare un flusso di progettazione concorrente HW/SW orientato all'affidabilità [IC.4] [JR.2] [IC.16] [IC.17].

Specifiche di sistema orientate agli oggetti

L'attività di ricerca, svolta inizialmente nell'ambito del progetto ODETTE [EP.6], ha riguardato lo sviluppo di una libreria di classi in *SystemC+* (un'estensione del SystemC) [RP.3] in grado di fornire un vasto insieme di elementi generici sintetizzabili e facilmente riutilizzabili per la specifica di sistemi dedicati nell'ambito del flusso di progetto SystemC+. La libreria si divide in quattro gruppi di elementi: *Data Containers*, *Interface Objects*, *Synchronization Objects* e *Objects for Computation* adatti a soddisfare svariate esigenze di progetto. I principali risultati ottenuti riguardano la possibilità di descrivere sistemi con specifiche ad alto livello di astrazione [IC.9][BK.1] rimanendo nell'ambito di un flusso di progetto che consente comunque di raggiungere i livelli più bassi per mezzo dei più comuni strumenti disponibili in commercio [IC.10] [IC.13] [IC.14] [IC.15].

Architetture HW/SW dedicate per DBMS

L'attività di ricerca ha affrontato il problema dello sviluppo di metodologie e strumenti per l'analisi e la definizione di architetture HW/SW dedicate all'esecuzione di DBMS con l'obiettivo di sfruttare le conoscenze sviluppate nell'ambito "*Progettazione concorrente di sistemi dedicati multiprocessore*" in domini applicativi poco considerati da questo punto di vista [IC.19] [IC.21] [JR.6] [IC.26] [IC.30].

Reti di sensori wireless

L'attività di ricerca affronta il problema dello sviluppo di piattaforme e middleware per reti di sensori wireless con l'obiettivo di fornire al sw di livello applicativo un supporto evoluto rispetto a quello offerto dai tradizionali sistemi operativi del settore. In particolare ci si è concentrati sulla gestione della eterogeneità HW/SW all'interno delle WSN ([IC.27]), sull'applicazione di operatori spaziali in ambito DBMS&WSN [IC.23][JR.7], su problematiche di controllo tramite WSN ([IC.24]) e sullo sviluppo di servizi avanzati (*Voice over WSN*, [IC.25][BK.2], *Localization and Personal Identification* [IC.28] [BK.3] [IC.32] [IC.33] [IC.45] [IC.54] [BK.4], *Security* [IC.34] [IC.51] [IC.52] [IC.55] [NC.2] [NC.3] [BK.5], *Sounds Generation* [IC.36] [NC.1] [IC.38] [BK.6] [IC.48], *Middleware* [IC.47] [IC.55]). Di recente il lavoro si è concentrato anche su metodologie e strumenti per lo sviluppo di WSN ([IC.37] [IC.39] [IC.40] [IC.41]) con particolare attenzione alle problematiche dei progetti VISION [EP.1] e SMILING [OP.1].

ALTRE ATTIVITÀ

dal 2013

Membro della Commissione per l'Internazionalizzazione del DISIM

Università degli Studi dell'Aquila

2013

Membro dell'Int. Committee: "Ecosystem for Sustainable Growth Services Workshop 2013 (ESGS13)".

Invited Talk: "Wireless Sensor Networks Applications to Support Sustainable Growth Services", Ecosystem for Sustainable Growth Services Workshop 2013 (ESGS13)", Dublino (Irlanda).

Integrated Technologies and Services for Sustainable Growth European Economic Interest Grouping (EEIG)

dal 2012

Membro del Consiglio di Area Didattica del DISIM (TLC e INF)

Università degli Studi dell'Aquila

Membro della Commissione e del Collegio per il Dottorato di Ricerca in *Information and Communication Technology (ICT)* del DISIM

Università degli Studi dell'Aquila

2012

Tutor Universitario per le attività del P.O.F.S.E. Abruzzo 2007/2013

dal 2010

Supporto all'organizzazione di corsi professionalizzanti

Università degli Studi dell'Aquila

dal 2008

Membro del TPC di conferenze internazionali

- *International Conference on Internet of Vehicles (IOV 2014)*
- *Workshop on Architecting Mobile-enabled Systems (AMeS 2014)*
- *IEEE Consumer Communications and Networking Conference - Work-in-Progress (CCNC 2014)*
- *Int. Workshop on Engineering Energy Efficient Wireless Sensor Networks (EEEWSN 2014)*
- *Int. Wireless Communications & Mobile Computing Conference (IWCMC 2013, IWCMC 2014)*
- *Int. Workshop on the Engineering of Mobile-Enabled Systems (MOBS 2013, MOBS 2014)*
- *International Conference on Connected Vehicles & Expo (ICCV 2013)*
- *Workshop on Mobile Development Lifecycle (MobileDeLi 2013).*
- *International Conference on Digital Telecommunications (ICDT 2012, ICDT 2013, ICDT 2014)*
- *IEEE Consumer Communications and Networking Conference - Smart Spaces and Personal Area Networks (CCNC 2011, CCNC 2012, CCNC 2013, CCNC 2014)*
- *Fed. Conference on Computer Science and Information Systems (FedCIS 2012, FedCIS 2013)*
- *Int. Workshop on Software Engineering for Sensor Network Applications (SESENA 2012)*
- *International Conference on Signals, Circuits & Systems (SCS 2008)*

2005

Traduzione dall'inglese, per la versione italiana, di alcuni capitoli del libro "Operating Systems – Third Edition (2004), International Edition, Deitel-Choffness, Pearson Prentice Hall".

1999-2005

Attività di organizzazione e gestione delle selezioni per l'ammissione al *Master in Information Technology* (dal 2002 Master di II° Livello del Politecnico di Milano) del Centro CEFRIEL.

dal 1999

Revisore di articoli per diverse riviste e conferenze internazionali di settore

Attività di tutoring, co-relatore e relatore di tesi di laurea e dottorato di studenti del Politecnico di Milano, del Centro CEFRIEL, dell'Università degli Studi dell'Aquila e del Centro DEWS

Responsabile tecnico-scientifico per il DEWS

[EP.1] ERC-2009-StG 240555-VISION

Il principale obiettivo del progetto VISION è quello di sviluppare nuove tecnologie per WSN che siano abilitanti per applicazioni *Video 3D Real-Time*.

Responsabile tecnico-scientifico per il DEWS e UNIVAQ

[EP.2] ARTEMIS-JU ASP 2010-269362 – PRESTO

Il progetto PRESTO ha come obiettivo finale il miglioramento del processo industriale di sviluppo e validazione di sistemi embedded per mezzo dell'integrazione di approcci *trace-based* e *model-based* con tecniche per l'esplorazione dello spazio di progetto per valutare le diverse possibilità di allocazione delle funzioni applicative sulle risorse della piattaforma di elaborazione.

[EP.3] ARTEMIS-JU ASP 2011-295371 – CRAFTERS

Il progetto CRAFTERS mira a creare un "ecosistema olistico" che copra l'intero flusso di sviluppo di applicazioni real-time per sistemi embedded eterogenei, networked, e many-core. Tale ecosistema sarà realizzato integrando soluzioni multi-vendor, toolchain e standard esistenti. L'obiettivo è permettere lo sviluppo di sistemi sicuri, reattivi e affidabili facendo attenzione ai consumi energetici e introducendo solo un minimo overhead a run-time.

[EP.4] ARTEMIS-JU AIPP 2013-621429 – EMC2 (inizio 01/04/2014)

L'obiettivo del progetto è favorire lo sviluppo di sistemi embedded per applicazioni a criticità mista in ambienti real-time dinamici che siano basati su un'innovativa e sostenibile architettura service-oriented. Questo progetto, grazie alla stretta interazione con altri progetti Artemis (e non solo) esistenti, permetterà un cambio di paradigma verso una nuova e sostenibile architettura di sistema in grado di gestire sistemi dinamici aperti.

Collaboratore per la ricerca

[EP.5] ESPRIT Project N. 22133 – SEED

Lo sviluppo di una metodologia avanzata di progettazione di sistemi dedicati hardware/software con vicoli real-time è fortemente richiesto in particolare nel campo delle telecomunicazioni. Il flusso di progetto prototipale TOSCA (nato nell'ambito del progetto SEED), rispondente a tali caratteristiche, è stato sviluppato presso il CEFRIEL. Tale ambiente consente al team di progetto di specificare in modo astratto differenti funzionalità e di assegnarle ad unità dedicate sia hardware che software.

[EP.6] IST Project N. 1999-11476 - ODETTE

Il progetto ODETTE ha mirato a ridurre i tempi e i costi di progetto dei sistemi digitali dedicati per mezzo dello sviluppo di un ambiente di co-design orientato agli oggetti, in grado cioè di supportare un flusso di progetto che, a partire da una specifica di sistema orientata agli oggetti possa fornire un percorso diretto verso la sintesi hardware/software.

[EP.7] IST Project N. 2000-30125 - POET

Il principale obiettivo del progetto POET è quello di sviluppare una nuova metodologia di progetto (e la relativa *tool suite*) per la stima e l'ottimizzazione di potenza nel progetto di sistemi dedicati eterogenei implementati su singolo chip, operando a diversi livelli di astrazione.

[EP.8] IST Project N. 2004-511368 - HYCON

Il principale obiettivo del progetto HYCON è quello di sviluppare e applicare innovative metodologie di controllo ibrido per sistemi di controllo distribuiti basati su comunicazioni wireless.

[EP.9] FP7-ICT-2009-5/N.257462 - HYCON2

Il principale obiettivo del progetto HYCON2 è quello dell'integrazione nei settori strategici del controllo di sistemi dinamici complessi, su larga scala e connessi in rete.

PROGETTI DI RICERCA NAZIONALI

Responsabile tecnico-scientifico per il DEWS e UNIVAQ

[OP.1] Bando Riditt 2009 - SMILING

Il progetto mira alla creazione di un “laboratorio” per il trasferimento dall’ambito della ricerca verso il mondo delle imprese di tecnologie avanzate per l’automazione e la sensoristica finalizzate all’applicazione nel campo della domotica. Esse permetteranno di sviluppare prodotti innovativi ed erogare nuovi servizi per migliorare la qualità dell’abitare e l’efficienza energetica delle abitazioni. Il “laboratorio” svolgerà tre funzioni principali: servirà come dimostratore delle tecnologie innovative proposte dai centri di ricerca, stimolerà e supporterà, sia a livello tecnico che organizzativo-gestionale, la creazione di nuove imprese ad alto contenuto tecnologico, ed infine sarà di servizio alle neo-imprese per svolgere prove sperimentali e come punto di incontro e confronto tecnologico.

ALTRI PROGETTI DI RICERCA INDUSTRIALE E INNOVAZIONE

Ruolo di Project Manager e/o Analista/Progettista in più di diversi progetti di ricerca industriale e innovazione (ad oggi una ventina) per conto di CEFRIEL, DIEI, e DEWS, relativi a networked embedded system, embedded software e wireless sensor networks.

CONFERENZE INTERNAZIONALI CON COMITATO SCIENTIFICO DI REVISIONE

- [IC.1] Con D. Sciuto, C. Bolchini, F. Salice. "A Synthesis methodology aimed at improving the quality of TSC devices", *Proceedings of IEEE International Symposium on Defect and Fault Tolerance in VLSI System (IEEE DFT 1999)*, New Mexico (USA), Novembre 1999, pp. 247-255.
- [IC.2] "Co-design of Multiprocessor Embedded Systems: an Heuristic Multi-Level Partitioning Methodology", *Proceedings on IFIP International Conference on Chip Design Automation (IFIP ICDA 2000)*, Pechino (Cina), Agosto 2000, pp. 421-425.
- [IC.3] Con D. Sciuto, F. Salice, W. Fornaciari, C. Brandolese. "A Multi-Level Strategy for Software Power Estimation", *Proceedings of IEEE International Symposium on System Synthesis (IEEE ISSS 2000)*, Madrid (Spagna), Settembre 2000, pp. 187-192.
- [IC.4] Con D. Sciuto, F. Salice, C. Bolchini. "Reliability properties Assesment at System Level: A Co-Design Framework", *Proceedings of 7th IEEE International On-Line Testing Workshop (IEEE IOLTW 2001)*, Taormina (Italia), Luglio 2001, pp. 165-171.
- [IC.5] Con D. Sciuto, F. Salice, W. Fornaciari. "HW/SW Timing Simulation Environment for Multiprocessor Embedded Systems", *5th World Multi-Conference on Systemics, Cybernetics and Informatics (SCI 2001)*, Orlando (USA), Luglio 2001, vol. XV, Industrial Systems parte II.
- [IC.6] Con D. Sciuto, F. Salice, C. Bolchini. "On-Line Fault Detection in a Hardware/Software Co-design Environment: System Partitioning", *Proceedings of 14th IEEE/ACM International Symposium on System Synthesis (IEEE/ACM ISSS 2001)*, Montreal (Canada), Ottobre 2001.
- [IC.7] Con W. Fornaciari, F. Salice, D. Sciuto. "Metrics for Design Space Exploration of Heterogeneous Multiprocessor Embedded System", *IEEE/ACM International Workshop on Hardware Software Co-Design (IEEE/ACM CODES 2002)*, Colorado (USA), Maggio 2002.
- [IC.8] Con C. Bolchini, F. Salice, D. Sciuto. "A System Level Approach in Designing Dual-Duplex Fault Tolerant Embedded Systems", *IEEE International On-Line Testing Workshop (IEEE IOLTW 2002)*, Isle of Bendor (Francia), Luglio 2002, pp. 32-36.
- [IC.9] Con W. Fornaciari, M. Bombana. "SystemC-Plus Complex Data Type for Telecom Applications", *Proceedings of Forum on Specification and Design Languages (FDL 2002)*, vol. 2, Marsiglia (Francia), Settembre 2002.
- [IC.10] Con M. Bombana. "SystemC-Based Library Approach for Data-intensive Applications", *Conference on Design of Circuits and Integrated Systems (DCIS 2002)*, Santander (Spagna), Novembre 2002.
- [IC.11] Con W. Fornaciari, F. Salice, L. Del Vecchio. "Partitioning of Embedded Applications onto Heterogeneous Multiprocessor Architectures", *ACM Symposium on Applied Computing (ACM SAC 2003)*, Florida (USA), Marzo 2003, pp. 661-665.
- [IC.12] Con F. Salice, W. Fornaciari, D. Sciuto. "An Internal Representation Model for System-Level Co-Design of Heterogeneous Multiprocessor Embedded System", *Forum on Specification and Design Languages (FDL 2003)*, Francoforte (Germania), Settembre 2003, pp. 669-679.
- [IC.13] Con R. Farina, L.Pizzamiglio. "System Design using SystemC-Plus: A Case Study in the Telecom Domain", *International Conference on Cybernetics and Information Technologies, Systems and Applications (CITSA 2004) and the 10th International Conference on Information Systems Analysis and Synthesis (ISAS 2004)*, Orlando (USA), Luglio 21-25, 2004.
- [IC.14] Con R. Farina, L.Pizzamiglio, "Experimenting Object-Oriented System-Level Design in the ATM domain", *Forum on Specification and Design Languages (FDL 2004)*, Lille (Francia), Settembre 2004.
- [IC.15] "Exploiting Polymorphism in the HW Design: a Case Study in the ATM Domain", *CODES+ISSS 2004*, Stoccolma, Settembre 2004.
- [IC.16] Con A. Miele, F. Salice, C. Bolchini, D. Sciuto, "Reliable System Co-Design: the FIR Case Study", *IEEE International Symposium on Defect and Fault Tolerance in VLSI Systems (DFT 2004)*, Ottobre 2004, Cannes (Francia).
- [IC.17] Con F. Salice, C. Bolchini, D. Sciuto, "Reliable System Specification for Self-Checking Data-Paths", *Design, Automation and Test in Europe – Conference & Exhibition (DATE 2005)*, Marzo 2005, Monaco (Germania).
- [IC.18] Con C. Brandolese, D. Scarpazza, P. Di Felice, "Parsing SystemC: an open-source, easy to extend parser", *IADIS Applied Computing Conference*, Febbraio 2006, San Sebastian (Spagna).
- [IC.19] Con P. Di Felice, "Integration of Spatial Data Types and Operators into Relational DBMSs: A Survey", *IADIS Applied Computing Conference*, Febbraio 2006, San Sebastian (Spagna).

- [IC.20] Con C. Brandolese, W. Fornaciari, F. Salice, R. Zafalon, "DPM at OS level: low-power scheduling policies", *5th WSEAS International Conference on CIRCUITS, SYSTEMS, ELECTRONICS, CONTROL & SIGNAL PROCESSING (CSECS '06)*, Dallas, Texas, USA, Novembre 2006.
- [IC.21] Con P. Di Felice, "Ad-hoc HW/SW Architectures for DBMSs: a Co-Design Approach", *WSEAS International Conferences 2007 (AIKED, SEPADS, EHAC and ISPRA)*, Corfù, Grecia, Febbraio 2007.
- [IC.22] Con F. Graziosi, L. Imbriglio, "Topology-aware System Design Exploration for Embedded Applications implemented onto Heterogeneous Multiprocessor SoC", *IEEE International Conference on Design & Technology of Integrated Systems (DTIS2008)*, Marzo 2008, Tozeur (Tunisia).
- [IC.23] Con P. Di Felice, M. Ianni. "A spatial extension of TinyDB for wireless sensor networks", *IEEE Symposium on Computers and Communications (ISCC'08)*, Luglio 2008, Marrakech (Marocco).
- [IC.24] Con F. Graziosi, F. Santucci, C. Rinaldi, S. Tennina, C. Fischione. "Mining Ventilation Control: Wireless Sensing, Communication Architecture and Advanced Services". *4th Annual IEEE Conference on Automation Science and Engineering (CASE 2008)*, Agosto 2008, Washington DC (USA).
- [IC.25] Con F. Graziosi, C. Rinaldi. "Exploiting WSN for audio surveillance applications: the VoWSN approach", *11th IEEE Euromicro Conference on Digital System Design (DSD'08)*, Parma (Italia), Settembre 2008.
- [IC.26] "A System-Level Co-Design Methodology for DBMS-Specific Architectures", *11th IEEE Euromicro Conference on Digital System Design (DSD'08, WIP-SS)*, Parma (Italia), Settembre 2008.
- [IC.27] Con F. Graziosi, D. Pacifico. "A Middleware-Based Approach for Heterogeneous Wireless Sensor Networks". *The 12th WSEAS International Conference on COMMUNICATIONS (part of the 12th WSEAS CSCC Multiconference)*, Creta (Grecia), Luglio 2008.
- [IC.28] Con S. Tennina, F. Graziosi, M. Di Renzo, R. Alesii, F. Santucci. "Localization, tracking, and automatic personal identification in GPS-denied environments: a solution based on a wireless biometric badge", *5th ICST/IEEE/ACM TridentCom (Demo Paper)*, Washington DC (USA), Aprile 2009.
- [IC.29] Con F. Graziosi, L. Imbriglio. "Application-Specific System-Level Design Space Exploration for Heterogeneous Multiprocessor Embedded Platforms". *DATE'09 Workshop on Designing for Embedded Parallel Computing Platforms: Architectures, Design Tools, and Applications (Poster)*, Nizza, Aprile 2009.
- [IC.30] Con P. Di Felice. "Ad-hoc Architectures for modern DBMS: a HW/SW Co-Design Approach". *DATE'09 Workshop on Designing for Embedded Parallel Computing Platforms: Architectures, Design Tools, and Applications (Poster)*, Nizza, Aprile 2009.
- [IC.31] Con F. Graziosi, L. Imbriglio. "System-Level Design Space Exploration for Application-Specific HW/SW Systems". *2009 IEEE Toronto International Conference-Science and Technology for Humanity (TIC-STH 2009): Symposium on Electronic Design Automation*, Toronto, Settembre 2009.
- [IC.32] Con S. Tennina, F. Graziosi, M. Di Renzo, R. Alesii, F. Santucci. "Distributed Localization, Tracking, and Automatic Personal Identification: A Solution based on a Wireless Biometric Badge". *4th ACM Int. Workshop on Wireless Network Testbeds, Experimental Evaluation and Characterization (Demo Paper)*, Pechino, Settembre 2009.
- [IC.33] Con S. Tennina, F. Graziosi, M. Di Renzo, R. Alesii, F. Santucci. "Integrated GPS-denied Localization, Tracking and Automatic Personal Identification". *7th ACM Conf. on Embedded Networked Sensor Systems (SenSys 2010, Demo Paper)*, Berkeley (California), Novembre 2009.
- [IC.34] Con F. Santucci, M. Pugliese. "Agent-based Scalable Design of a Cross-Layer Security Framework for Wireless Sensor Networks Monitoring Applications". *IEEE International Workshop on Scalable Ad Hoc and Sensor Networks*, San Pietroburgo, Ottobre 2009.
- [IC.35] "System-Level Design Space Exploration for HMPSoC". *3rd Workshop on Mapping of Applications to MPSoCs by The ArtistDesign European Network of Excellence (Talk)*. St. Goare (Germania), Giugno 2010.
- [IC.36] Con C. Rinaldi, F. Graziosi. "RF Sounding: listening the cellphone", *7th International Symposium on Computer Music Modeling and Retrieval (Demo Paper)*. Malaga (Spagna), Giugno 2010.

- [IC.37] Con A. Spinosi, L. Lavagno, S. Olivieri, M. Mozumdar. "An extended framework for the development of WSN applications". *Workshop on Mobile Computing and Networking Technologies*. Mosca, Ottobre 2010.
- [IC.38] Con C. Rinaldi, R. Alesii, F. Graziosi. "RF Sounding". *8th ACM Conference on Embedded Networked Sensor Systems (Demo Paper)*. Zurigo, Novembre 2010.
- [IC.39] Con M. Pugliese, F. Santucci. Topology Optimization and Network Deployment Algorithm in WSNs for Mobile Agent-based Applications. *4th European Modelling Symposium (EMS2010)*. Pisa, Novembre 2010.
- [IC.40] Con A. Spinosi, L. Lavagno, S. Olivieri, M. Mozumdar. "An extended framework for WSN applications". *8th IEEE Consumer Communications and Networking Conference (WIP-SS)*. Las Vegas, Gennaio 2011.
- [IC.41] Con D. Cassioli, A. Di Marco, V. Cortellessa. "A Successful VISION: Video-oriented UWB based Intelligent Ubiquitous Sensing". *8th IEEE Consumer Communications and Networking Conference (WIP-SS)*. Las Vegas, Gennaio 2011.
- [IC.42] "Dedicated Architectures for Scientific Computing: an HW/SW Co-Design Approach". *DATE'11 Workshop on Design Methods and Tools for FPGA-based Acceleration of Scientific Computing* (Poster), Grenoble, Marzo 2011.
- [IC.43] "System-Level Design Space Exploration for Dedicated Heterogeneous Multi-Processor Systems". *DATE'11 Workshop on Designing for Embedded Parallel Computing Platforms: Architectures, Design Tools, and Applications* (Poster), Grenoble, Marzo 2011.
- [IC.44] "System-Level Design Space Exploration for Dedicated Heterogeneous Multi-Processor Systems". *IEEE International Conference on Application-specific Systems, Architectures and Processors*, Santa Monica, Settembre 2011.
- [IC.45] Con S. Tennina, F. Graziosi, M. Di Renzo, R. Alesii, F. Santucci. "Automatic Personal Identification System for Security in Critical Services - A Case Study", *9th ACM Conf. on Embedded Networked Sensor Systems (SenSys 2011, Demo Paper)*, Seattle, Novembre 2011.
- [IC.46] Con C. Rinaldi, D. Ciuca. "A speech indicator for the VoWSN approach". *5th International Symposium on Communications, Control and Signal Processing*, Roma, Maggio 2012.
- [IC.47] Con A. Di Marco, S. Pace, S. Marchesani. "Model-Driven Agent Generation Approach for Adaptable and Resource-Aware Sensor Node". *Third International Workshop on Software Engineering for Sensor Network Applications*, Zurigo, Giugno 2012.
- [IC.48] Con C. Rinaldi, M. Santic, F. Graziosi. "Exploiting latest technologies for RF Sounding's evolution". *Third International Conference on Arts and Technology (ArtsIT 2013)*, Milano, Marzo 2013.
- [IC.49] "System-Level Design Space Exploration for Dedicated Heterogeneous Multi-Processor Systems". *2nd Workshop on Design Tools and Architectures for Multi-Core Embedded Computing Platforms (DITAM'2013, Poster)*, Berlino, Gennaio 2013.
- [IC.50] Con S. Marchesani, F. Santucci, M. Pugliese. "A Cryptographic Scheme for Real-World Wireless Sensor Networks Applications". *ACM/IEEE 4th International Conference on Cyber-Physical Systems (Demo Paper)*, Philadelphia, Aprile 2013.
- [IC.51] Con S. Marchesani, P. Serri. "Design Space Exploration for Heterogeneous Multi Multi-Core Processor Dedicated Systems". *3th Workshop on Design, Modeling and Evaluation of Cyber Physical Systems (CyPhy'13)*, Philadelphia, Aprile 2013.
- [IC.52] Con M. Pugliese, S. Marchesani, F. Santucci. "Definition and Development of a Topology-based Cryptographic Scheme for Wireless Sensor Networks". *S-CUBE 2013*, Lucca, Giugno 2013.
- [IC.53] Con S. Marchesani, P. Serri. "System-Level Design Space Exploration for Heterogeneous Parallel Dedicated Systems". *ICMAES'2013 - The International Conference on Machines Applications and Embedded Systems, Computer and Information Technology (WCCIT), 2013 World Congress on*, Sousse (Tunisia), Giugno 2013.
- [IC.54] Con C. Rinaldi, M. Santic, S. Tennina. "Performance analysis of a lightweight RSSI-based localization algorithm for Wireless Sensor Networks". *International Symposium on Signals Circuits and Systems - ISSCS 2013*. Iasi (Romania), Giugno 2013.
- [IC.55] Con M. Pugliese, S. Marchesani, F. Santucci. "WINSOME: A Middleware Platform for the Provision of Secure Monitoring Services over Wireless Sensor Networks". *9th International Wireless Communications & Mobile Computing Conference (IWCMC 2013)*, Cagliari, Luglio 2013.

- [IC.56] Con S. Marchesani, S. Pace, A. Di Marco, L. Berardinelli. "Modeling and Timing Simulation of Agilla Agents for WSN applications in Executable UML". *10th European Workshop on Performance Engineering (EPEW 2013)*, Settembre 2013.

CAPITOLI DI LIBRI INTERNAZIONALI

- [BK.1] Con W. Fornaciari, M. Bombana. "SystemC-Plus Complex Data Type for Telecom Applications", *System Specification and Design Languages (best of FDL'02)*, CHDL Series, Kluwer, 2003, pp. 219-229.
- [BK.2] Con R. Alesii, G. Gargano, F. Graziosi, C. Rinaldi. "WSN-based Audio Surveillance Systems", *SPRINGER VERLAG Book - Springer Verlag Lecture Notes Series*, 2009.
- [BK.3] Con S. Tennina, F. Graziosi, M. Di Renzo, R. Alesii, F. Santucci. "Integrated GPS-denied Localization, Tracking and Automatic Personal Identification". *20th Tyrrhenian International Workshop on Digital Communications, Springer Book Series*, 2009.
- [BK.4] Con Stefano Tennina, Francesco Tarquini, Roberto Alesii, Fabio Graziosi, Fortunato Santucci and Marco Di Renzo. "Automatic Personal Identification System for Security in Critical Services: Two Case Studies based on a Wireless Biometric Badge". InTech, *Recent Application in Biometrics*, 2011, ISBN 978-953-307-488-7.
- [BK.5] Con Marco Pugliese, Fortunato Santucci. "Security Platform over Wireless Sensor Networks". InTech, *Applied Cryptography and Network Security*, 2012, ISBN 978-953-51-0218-2.
- [BK.6] Con Claudia Rinaldi, Fabio Graziosi, Francesco Tarquini. "RF Sounding: Generating Sounds from Radio Frequencies". InTech, *Management of Technological Innovation in Developing and Developed Countries*, 2012, ISBN 978-953-51-0365-3.
- [BK.7] Con A. Spinosi, S. Olivieri, M. M. R. Mozumdar, L. Lavagno. "A framework for multi-layer modeling, hybrid simulations and automatic code generation for WSN applications". *Wireless autonomous devices*, Academy Publish, in pubblicazione.

RIVISTE INTERNAZIONALI

- [JR.1] Con D. Sciuto, F. Salice, W. Fornaciari. "Hw/Sw Cosimulation for Fast Design Space Exploration of Multiprocessor Embedded Systems", *Canadian Journal of Electrical and Computer Engineering (CJECE)*, vol. 26, n. 3/4, Luglio/Ottobre 2001, pp.135-140.
- [JR.2] Con C. Bolchini, F. Salice, D. Sciuto. "Reliability Properties Assessment at System Level: a Co Design Framework", *Journal of Electronic Testing - Theory and Application (JETTA)*, Kluwer Academic Publishers, The Netherlands, Vol. 18, no. 3, p. 351-356, 2002.
- [JR.3] Con C. Bolchini, F. Salice, D. Sciuto. "The Design of Reliable Devices for Mission Critical Applications", *IEEE Trans. on Instrumentation and Measurement (TIM)*, Vol. 52, no. 6, pp. 1703-1712, 2003 ISSN:0018-9456/03.
- [JR.4] Con D. Sciuto, F. Salice, W. Fornaciari, C. Brandolese. "Affinity-Driven System Design Exploration for Heterogeneous Multiprocessor SoC", *IEEE Transactions on Computers*, vol. 55, no. 5, Maggio 2006.
- [JR.5] Con C. Brandolese, W. Fornaciari, F. Salice, R. Zafalon, "Energy Aware Scheduling of Processes at OS Level", *WSEAS Transactions on CIRCUITS and SYSTEMS, Issue 12*, Vol. 5, Dicembre 2006, ISSN 1109-2734.
- [JR.6] Con P. Di Felice, "A System-Level HW/SW Co-Design Methodology for Ad-Hoc Implementation of DBMS Operators", *WSEAS TRANSACTIONS on COMPUTER RESEARCH*, Issue 2, Volume 2, February 2007 ISSN 1991-8755.
- [JR.7] Con P. Di Felice, M. Ianni. "Design and evaluation of a spatial extension of TinyDB for wireless sensor networks", *International Journal of Computers and Their Applications Manuscript*, September 2010.
- [JR.8] "HW/SW Co-Design of Dedicated Heterogeneous Parallel Systems: an Extended Design Space Exploration Approach". *IET Computers & Digital Techniques*, Institution of Engineering and Technology, 2013, Vol. 7, Iss. 6, pp. 246-254.

CONFERENZE NAZIONALI

- [NC.1] Con F. Graziosi, C. Rinaldi. “RF Sounding”. *Congresso AICA*. L’Aquila, Ottobre 2010.
- [NC.2] Con F. Santucci, M. Pugliese. “A Comprehensive Cross-Layer Framework for Secure Monitoring Applications based on Wireless Sensor Networks”. *Congresso AICA*. L’Aquila, Settembre/Ottobre 2010.
- [NC.3] Con F. Santucci, M. Pugliese. “Optimal Wireless Sensor Networks Topologies for the support of Mobile Agent-based Monitoring and Alerting Applications”. *Congresso AICA*. L’Aquila, Settembre/Ottobre 2010.

TESI

- [TH.1] “La qualità dei dispositivi Con proprietà di autodiagnosi: una metodologia di valutazione innovativa”, Tesi di Laurea, Politecnico di Milano - DEI, Milano 1998.
- [TH.2] “Co-Simulazione HW/SW a livello di sistema”, Tesi di Master, XI^o Master IT, Centro CEFRIEL, Milano 1999.
- [TH.3] “System-Level Co-Design of Heterogeneous Multiprocessor Embedded Systems”, Tesi di Dottorato, Politecnico di Milano – DEI, Milano 2002.

ALTRO

- [RP.1] “An overview of parallel-embedded architectures for real-time applications”, *Rapporto Interno No. 2000.25*, Politecnico di Milano – DEI, Milano 2000.
- [RP.2] “System Level Concurrent Error Detection”, *Rapporto Interno No. 2001.62*, Politecnico di Milano – DEI, Milano 2001.
- [RP.3] Con W. Fornaciari. “SystemC+: Generic Class Library User Guide”, *IST Project N. 1999-11476 - Odette*, <http://odette.offis.de/>.
- [RP.4] Con P. Di Felice, “Integration of spatial data types and operators into relational DBMSs: a survey”, *Rapporto Interno R.06-84*, Università dell’Aquila-DIEI, 2006.
- [RP.5] Con P. Di Felice, Carlo Brandolese, Daniele Scarpazza, “Parsing SystemC: an open-source, easy to extend parser”, *Rapporto Interno R.06-85*, Università dell’Aquila, 2006.

RICONOSCIMENTI

- [AW.1] La *Generic Class Library* [RP.3] sviluppata nell’ambito del progetto ODETTE [EP.6] è stata inserita dall’OSCI (*Open SystemC Initiative*) nell’area pubblica del *Synthesis Working Group* (SWG)